⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-62551

®Int.Cl.

識別記号

庁内整理番号

❸公開 平成3年(1991)3月18日

H 01 L 21/82

8225-5F H 01 L 21/82 8225-5F

L B

審査請求 未請求 請求項の数 2 (全9頁)

◎発明の名称

スタンダードセル及びスタンダードセル列

ᡚ特 願 平1−197606

20出 願 平1(1989)7月28日

20発明者 奥村 孝一郎

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

勿出 顋 人 日本電気株式会社

東京都港区芝5丁目7番1号

仍代理人 弁理士内原 晋

明細書

発明の名称

スタンダードセル及びスタンダードセル列

特許請求の範囲

1. 半導体基板上に形成される能動業子領域と、この能動業子領域の両側を挟んで形成される第1 層配線メタルである電源線及び接地線と、前記線 動業子間を配線する前記第1及び第2層配線メタルとを有するスタンダードセルにおいて、前記線 動業子領域が前記電源線及び前記接地線より外側 領域に延在し、この外側領域には前記第1及び前記第2層配線メタルが存在しないことを特徴とするスタンダードセル。

2. 半導体基板上に複数の請求項1のスタンダードセルを並べ一方向に伸びるセル列に形成し、このセル列中に所定の間隔で少なくとも一個の割合で配置されるとともに前記電源線と前記接地線及

び前記半導体基板圏並びにウェル圏とを接続する ための基板コンタクトセルとを有することを特徴 とするスタンダードセル列。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体基板上に形成されるスタンダードセル及びスタンダードセル列に関し、特に面積の利用率を改替し、高集積度が得らるように、MOSFETなどの半導体能動素子の素子形成領域の上層を配線チャネル領域として利用した集積回路用のスタンダードセル及びスタンダードセル列に関する。

〔従来の技術〕

集積回路を半導体基板上に高集積度に形成する レイアウト技術において、例えば、インパータ、 NAND、NOR等の一つの回路機能ブロックを 有し、そして、これら回路機能ブロックが同じ高 さで同一の矩形領域内に収まるようにレイアウト 設計されたセル(以下スタンダードセル)を準備 しておき、これらのスタンダードセルを列状に並べて配置し、これらのスタンダードセル間に配線を行なうことによりチップ全体のレイアウトを完成するスタンダードセル方式と呼ばれる技術が知られている。

また、この技術は、コンピュータ制御により目動的にレイアウト設計するのに適していることから、最近広く使用される方法である。

第3図(a)、(b)及び(c)は従来のスタンダードセルの例を示すマスクパターンタングードセルの例を示するの因路のスタングラングの表示の図(b)はインパータ回路のスタングードセルで、第3図(c)はセル列中ののまで、ガードセルで、第3図(c)はセル列車のの中のの中で、これらの図面で、共通に、300はセルの外枠、311はN型拡散層、312はP型拡散層、312はP型拡散層312はボリシリコン、315はP型拡散層312を第1層配線メタル間のコンタクトホール、316はポリシリコス14と第1層配線メタル間のコンタクトホール、

317a、317b及び317cは第1層配線メタル、318は第1層配線メタルと第2層配線メタルに第1層配線メタルに第2層配線メタル間のスルーホール、319aは入力端子用の第2層配線メタル、319bは出力端子用の第2層配線メタル、320は電源線である第1層配線メタトホール、321は接地線である第1層配線メタル317bとP型半導体基板とのコンタクトホールをそれぞれ示している。

このように従来のスタンダードセルは、電波線及び接地線は、第3図(a)及び(b)に示すように、セルの両側に第1層配線メタル317a及び317bとして配置されていた。すなわち、回路機能を構成するMOSFET (Metal Oxide Semiconductor Field Effect Transistor)などの能動素子は、電源線と接地線の間に挟まれて配置されている。また、この電源線、接地線及びセル内の配線は、第1層配線メタル317a、317b及び317cが用いられ、セルへの信号より及びセルからの信号出力する端子及び配線は第2

層記線メタル319a及び319bとして配置されている。

第4図はセル列で構成される加算回路の一例を示す回路図、第5図は第4図の加算回路を2回路使用した2ピット加算回路である従来のスタンダードセルのレイアウト図である。この第5図に示したスタンダードセルは、第4図に示した加算回路を2回路を組み合せて、従来のレイアウト技術によりレイアウト設計したものである。

第4図に示す加其回路は、加算数 A i 、 被加算数 B i 及び下位桁(この場合では第i - 1 桁)から送られる C i のそれぞれの信号を入力するインバータ回路 4 0 2 と、加算結果を出力する 2 入力 N A N D 回路 4 0 1 と、上位桁(この場合では第i+1桁)への桁上げ信号 C i を出力する 3 入力 N A N D 回路 4 0 3 とで構成されている。

第5回は加算回路スタンダードセルのレイアウト図で、A1、B1、C1及びS1は、それぞれ第1桁目の加算数、被加算数、桁上げ及び加算結果の各信号電圧を示し、A2、B2、C2及びS

2は、それぞれ第2桁目の加算数、被加算数、桁上げ及び加算結果の各個号電圧を示す。また、第1桁目が最下位ピットであるため、桁上げ信号電圧C0は常に0である(ロウレベルである)。

一方、第1桁目及び第2桁目を構成する2入力NANDセル501、インバータセル502及び3入力NANDセル503は横方向にいる。並たて配置され一つのセル列を形成している。まチャウにからの各セル列の間は、セル同の線が示したセル列と平行に伸びる配線は、第1層配線メタル519で、破線で示したセル列に対して至の配線メタル519で、で、数は第2層配線メタル519ではが交にわる点が、第1層配線メタル519とを連結するスルーホール518である。

このセル列中に配置されている貫通配線用セル 504は、破線で示すように、セル列中を垂直方 向に配線が貫通する場合に配置されるものである。 この貫通配線用セルは、第3図(c)に示すよう に、他のセルと合せて両端に電源級である第1層 配級メタル317aと接地線である第1層配級メ タル317bとが配置され、セル内部には能動業 子が存在せず、セル列に対して垂直方向に第2層 配級メタルが1セルにつき一本のみ貫通できる構成になっている。

また、貫通配線用セルは、第5図に示すような 比較的な簡単な構成であるスタンダードセルアレ イでは、使用頻度が少ないが、セル列が多数並べ て配置されるような大規模なスタンダードセルア レイでは、セル列を飛び越えて結線する必要が頻 繁に生じるため、この貫通配線用セルが多数用い られる。

このように、スタンダードセル方式によるレイアウト設計は、あらかじめ設計されたスタンダードセルを並べて配置することによってセル列を作成し、このセル列間の配線チャンネルにおいて、結線する配線の方向により導体の種類が定まっているため、レイアウトが単純であり、コンピュータプログラム制御し易いといった利点がある。

ンバータセルのNチャンネルMOSFET部に見られるように、セル内部に無駄な領域が生じたり、あるいは、スタンダードセルの要求される遅延特性に対応するために、セルの縦方向の異なるセルシリーズを機種類も作成しなければならず、設計時間に多大な工数を費やしたり、セル設計の柔軟性に欠けるという欠点がある。

本発明の目的は、かかる欠点を解消するスタン グードセル及びスタンダードセル列を提供することにある。

〔課題を解決するための手段〕

1. 本発明のスタンダードセルは、半導体基板上に形成される能動素子領域と、この能動素子領域の両限を挟んで形成される第1層配線メタルの電源線及び接地線と、前記能動衆子間を配線メタルとを有り、でする前記第1及び第2層配線メタルとを有域が正式を設定している。 ないの外側領域には前記第1及び前記第2層配線メタルが存在しないことを特徴としている。 (発明が解決しようとする課題)

また、従来のスタンダードセルにおいては、能動素子が電源線と接地線と挟まれた領域に配置されていたので、セルに対する遅延特性に従って、内部の能動素子の駆動力を調整し、最適の紫子寸法とそれに適合したセル外形にすることが困難であった。例えば、第3図(b)に示すように、イ

2. 本発明のスタンダードセル列は、半導体基板上に複数の請求項1のスタンダードセルを並べ一方向に伸びるセル列に形成し、このセル列中に所定の間隔で少なくとも一個の割合で配置されるとともに前記電源級と訂記接地線及び前記半導体基板層並びにウェル層とを接続するための基板コンタクトセルとを有している。

(実施例)

次に、本発明について図面を参照して説明する。

第1図(a)、(b)及び(c)は本発明のスタンダードセルの実施例を示すマスクパターン図である。第1図(a)は2入力NAND回路のスタンダードセルで、第1図(b)はインパータ回路のスタンダードセルで、第1図(c)は黄通配線用セルを兼用する蓋板コンタクト用セルのスタンダードセルである。

また、これら図中で、共通して、1 1 1 は N ウェル、1 1 2 は P 型拡散層、1 1 3 は N 型拡散層、1 1 4 はポリシリコン、1 1 5 は P 型拡散層 1 1

2あるいは N 型拡散 間 1 1 3 と 第 1 層配線メタル 1 1 7 a 、 1 1 7 b 及び 1 1 7 c とのコンタクトホール、 1 1 6 はポリシリコン 1 1 4 と 第 1 層配線メタル 1 1 7 c とのスルーホール、 1 1 8 は 第 1 層配線メタル 1 1 7 c と 第 2 層配線メタル 1 1 7 c と 第 2 層配線メタル 1 1 7 b と B 配線メタル、 1 1 9 b は 出力 端子である 第 2 層配線メタル、 1 1 9 b は 出力 端子である 第 2 層配線メタル、 1 2 0 は 電源 線 である 1 層配線メタル、 1 2 1 は 接地線である コンタククル 1 7 b と P 型 半 準 体 蓋 板 と の 3 ンタクトル 1 7 b と P 型 半 準 体 蓋 板 と の 4 で ある セルの 外 枠 で ある セルの 外 枠 で ある セルの 外 枠 で ある。

本発明のスタンダードセルの実施例は、、第1図(a)及び(b)に示すように、電源線及び接地級である第1層配線メタル117a及び117 bとの間で、セルの第1外枠100内に、セルに含まれる機能素子であるMOSFET相互間の配 線を配置したことである。従って、この電源線と接地線との間隔およびセルの第1外枠100の総方向の寸法は、対象とするセル群を構成するために必要なMOSFETの相互間の配線本数により決定される。

例えば、本実施例のようなインバータあるいは 2 入力 N A N D 回路セルの場合では、 N チャンネル M O S F E T 関と P チャンネル M O S F E T 阿 に、それぞれ 1 本ずつの第 1 層配線メタル用チャンネルを電源線及び接地線である第 1 層配線メタル 1 1 7 a と 1 1 7 b との間に設ければよい。逆に、これを満足するために、電源線と接地線との間隔、セルの第 1 外枠 1 0 0 の寸法を決めることである。

一方、上述した回路より複雑な回路機能をもつスタンダードセルの場合でも、この回路を構成するに必要なセル内のMOSFETの相互結線に必要な配線チャンネル数により、電源線と接地線の間隔及びセルの第1外枠100の寸法を決定し、それを一連のセル群に適用すればよい。

また、本発明のスタンダードセルは、上述した 機能素子間の相互配線を電源線及び接地線内に含ませて配置することによって、電源線及び接地線より外側の領域まで、NチャンネルMOSFETが延在することが 出来るようになる。このことが、セルの第2の外 枠がこれら延在するMOSFETを含んで定義されることが従来のスタンダードセルと大きく違う 点である。

また、そればかりでなく、セルの第2の外枠1

01内部においても、セルの第1の外枠100の 外部領域であれば、セル間の結線のための配線チャンネルとして使用出来るので、集積回路が形成 される半導体チップのサイズの縮小を図ることが 出来る第2の利点がある。

このように、電源線及び接地線の間隔に配置されるスタンダードセル群のセル内の結線に必要な構方行第1層配線メタルの最小寸法を予整電源ならたで接地線の外側領域まで延在させることに認動などを提地線とからで接地線とで決まれるとのす法を独立して設計し得る。

一方、このスタンダードセルを実現するためには、拡散層の抵抗を低減する集積回路製造技術が前提となる。従来のスタンダードセルにおいては、例えば、第3図(a)に示すように、MOSFETに対して直列抵抗となる拡散層上に、コンタクトホールを密に設けることにより拡散抗を減らし、遅延特性の劣化を防止している。しかし、本

発明のスタンダードセルにおいては、特に電源線、接地線の外側領域に設けられたMOSFETの拡散層の部分には、配線チャンネルとして使用するため、コタクトホールを設けることが出来ない。このために、本発明のスタンダードセルは、この拡散を公知技術により低低抗化を図ることによって実現し得る。

この公知技術として、例えば、第31回応用物理学関係連合請演会予稿集(1984)の頁442の30aーuー6及び30aーuー7には、シリコン基板に形成したチタンシリサイド腹について、あるいは、第33回応用物理学関係連合請演会予稿集(1986)の頁502の2aーpー4には半導体の不純物拡散層上にタングステンシリサイドを形成して低抵抗を図る方法が記載されている。

第2図は本発明のスタンダードセルを用いて構成された複数のセル列の一実施例を示すレイアウト図である。次に、前述したスタンダードセルで第5図に示した加算回路を構成する複数のスタン

ダードセル列について述べる。

このスタンダードセル列は、同図に示すように、第5回に示した従来例の第1桁目及び第2桁目を構成するスタンダードセルである2入力NANDセル201、インバータセル202、3入力NANDセル203が横方向に一列に配列されセル列を構成し、このセル列中に、ほぼ一定間隔で、第1回(c)に示す基板コンタクトセルを挿入したことである。

を設けて結線されている。ここで、218は第1 層配線メタル217と第2層配線メタル219間 のスルーホールである。

このことは、すでに前述したように、本発明のスタンダードセルを用いて、複数のセル列を構成し、これらを平行に配置してセル間を結構してなるスタンダードセルアレイの占有面積が小さこと、およびこれもすでに述べたが、セルの第2の外枠101の縦方向の寸法が自由であるため、セ

ル内のMOSFETの寸法設計に柔軟性があるという二つの利点がある。

さらに、本発明のスタンダードセル列では、セル列中に基板コンタクトセルが挿入されることを述べたが、これによる横方向の寸法の増大も実質上無視出来る。何故ならば、前述したように、大規模なスタンダードセルアレイにおいては、従来のスタンダードセル列で構成しても、セル列中に

貫通配線用セルを多数設けており、例えば、200グートをもつスタンダードセルアレイでは、 選常、平均的に2~3セルに1個程度の賃適配銀用セルが挿入されている。この挿入されを到過過 配銀用セルの数は、本発明のスタンダードセルの5項目では、本発明のことは、 基板コンタクトセルの5次のことは、 基本で変数 コンピーン で変数 コンピーン で変数 コンピーン である。

法を増大することなく、セル列間の配線専用の配 線チャンネルを低減した高密度の2次元スタンダ ードセルアレイが実現し得る。 〔発明の効果〕

以上説明したように本発明は、電源線及び接地線に挟まれた領域の外側領域にも能動業子を延在させることによって、セル高さ一定という拘束を受けることなく、従来のコンピュータ制御による配置配線プログラムが流用してセル設計が出来るともにより占有面積の小さいスタンダードセルが得られるという効果がある。

また、セル列中に電源級及び接地級とウェルタを連結するために、専用の基板コンタを連結するために、専用の及びセル列中に挿入することの外側領域をマグードで使用することによって、従来がの開います。ことによるのは、カーが出来るとというのはあり、変質が増大することを増大することを増大するとを増大するとを変更を変更した。


のスタンダードセル列が得られるという効果があ る。


図面の簡単な説明

第1図(a)、(b)及び(c)は本発明のスタンダードセルの実施例を示すマスクパターン図、第2図は本発明のスタンダードセルを用いて構成された複数のセル列の一実施例を示すレイアウト図、第3図(a)、(b)及び(c)は従来のスタンダードセルの開発を2回路である従来のスタンダードセルのレイアウト図である。


100…セルの第1外枠、101…セルの第2 外枠、111、311… Nウェル、112、31 2… P型拡散層、113、313… N型拡散層、 114、314…ポリシリコン、115、116、 120、121、315、316…コンタクトホ ール、117a、217a、317a…第1層配 銀メタル(電源線)、117b、217b、317b…第1層配線メタル(接地線)、117c、217、317c、517…第1層配線メタル、118、218、318、518…スルーホール、119a、119b、219、319a、319b、519…第2層配線メタル、201、501 … 2入カNANDセル、204… 蒸板コンタクトセル、504… 貫通配線セル、401… 2入カNAND回路、403… 3入カNAND回路、403… 3入カNAND回路、

代理人 弁理士 内 原 普





第1図



第2図

